Verilog-A
Verilog-A est la partie temps continu du Verilog-AMS.
Définitions :
- Verilog-A is an industry standard modeling language for analog circuits. It is the continuous-time subset of Verilog-AMS. (source : en.wikipedia)
Verilog-A est la partie temps continu du Verilog-AMS.
Exemple de code
Une résistance pourrait être décrite en Verilog-A comme suit :
// Ideal resistance `include "disciplines.vams" module resistor (p, n); parameter real r=0; // resistance (Ohms) inout p, n; electrical p, n; analog V(p,n) <+ r * I(p,n); endmodule
Environnement de développement
Quelques fabricants proposent une version gratuite mais limitée de leurs outils.
Éditeur | Produit | Licence | Synthétiseur | Simulateur | Remarques |
---|---|---|---|---|---|
Dolphin Integration | SMASH[1] | Propriétaire, gratuite | Non | Oui | Simulateur SMASH Discovery gratuit (avec exemples en Verilog-AMS) |
Notes et références
Voir aussi
Liens externes
Recherche sur Amazon (livres) : |
Ce texte est issu de l'encyclopédie Wikipedia. Vous pouvez consulter sa version originale dans cette encyclopédie à l'adresse http://fr.wikipedia.org/wiki/Verilog-A.
Voir la liste des contributeurs.
La version présentée ici à été extraite depuis cette source le 07/04/2010.
Ce texte est disponible sous les termes de la licence de documentation libre GNU (GFDL).
La liste des définitions proposées en tête de page est une sélection parmi les résultats obtenus à l'aide de la commande "define:" de Google.
Cette page fait partie du projet Wikibis.
Voir la liste des contributeurs.
La version présentée ici à été extraite depuis cette source le 07/04/2010.
Ce texte est disponible sous les termes de la licence de documentation libre GNU (GFDL).
La liste des définitions proposées en tête de page est une sélection parmi les résultats obtenus à l'aide de la commande "define:" de Google.
Cette page fait partie du projet Wikibis.