Verilog-AMS

Verilog-AMS est un dérivé du Verilog. Il comprend des extensions analogiques et des signaux mixtes (en anglais analog and mixed-signal, AMS) pour définir le comportement des dispositifs à signaux analogiques et mixtes.

La norme Verilog-AMS a été instaurée dans l'intention de permettre aux concepteurs de dispositifs à signaux analogiques et mixtes et de circuits intégrés de pouvoir créer et d'utiliser des modules qui encapsulent les descriptions de comportement de haut niveau, autant que des descriptions structurelles de dispositifs et de composants

Verilog-AMS définit un langage de modélisation standardisé par l'industrie pour les circuits à signaux mixtes. Il apporte à la fois le temps-continu et les sémantiques de modélisation d'événements. Il est par conséquent approprié pour les circuits analogiques, numériques et mixtes.

Il important de noter que le Verilog ne forme pas un langage de programmation. C'est un langage de description du matériel.

Exemple de code

Une résistance pourrait être décrite en Verilog-AMS comme suit :

// Ideal resistance
`include "disciplines.vams"
 
module resistor (p, n);
    parameter real r=0;	// resistance (Ohms)
    inout p, n;
    electrical p, n;
 
    analog
	V(p,n) <+ r * I(p,n);
endmodule

Un interrupteur parfait pourrait être décrit en Verilog-AMS comme suit :

// Simple switch
`include "disciplines.vams"
 
module sw(p, n, s);
    input s;
    inout p, n;
    logic s;
    electrical p, n;
 
    analog begin
	if (s)
	    V(p, n) <+ 0.0;
	else
	    I(p, n) <+ 0.0;
    end
endmodule

Environnement de développement

Quelques fabricants proposent une version gratuite mais limitée de leurs outils.

Notes et références

Voir aussi

Liens externes

• (en) The Designer's Guide to Verilog-AMS